This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Problem Image Mailbox.

				*
				·
			. •	
				1
		Y		
	we.			
3		36.5 I P		

(54) SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE

(11) 4·56262 (A) (43) 24.2.1992 (19) JP


(21) Appl. No. 2-167207 (22) 25.6.1990

(71) MATSUSHITA ELECTRON CORP (72) SUSUMU SANAI

(51) Int. Cl. H01L25/065.H01L25/07,H01L25/18,H01L27/00

PURPOSE: To enable a semiconductor integrated circuit device to be miniaturized and improved in electrical properties by a method wherein two or more semiconductor chips are stacked up on a board.

CONSTITUTION: Semiconductor chips 1, 2, and 3 are stacked up on a thin Au film 10 on a board 4 and bonded, and the chips 1, 2, and 3 are connected to a wiring 6 provided onto the board 4 with bonding wires, and the chips are coated hard with resin 7 except a bonding part on the board. Then, the chip 2 is bonded with an adhesive agent 8, the chip 2 is connected to the wiring 6 provided onto the board 4 through bonding, and a process the same as above is repeated, whereby the chip 3 is connected to the wiring 6 on the board 4. Lastly, the whole body is covered with a resin 9.



THIS PAGE BLANK (USPTO)

⑩日本国特許庁(JP)

OD 特許出願公開

@公開特許公報(A)

Sint, Cl. 3

識別記号

庁内整理委员

❸公開 平成4年(1992)2月24日

平4-56262

H 01 L 25/065 25/07

25/18 27/00

301 C

7514-4M

7638-4M H 01 L 25/08

Z

審査請求 未請求 請求項の数 4 (全2頁)

❷発明の名称 半導体集積回路装置

> 2044 頭 平2−167207

23出 顋 平2(1990)6月25日

@発 明 者 佐 内 進

勿出 願 人 松下電子工業株式会社 大阪府門真市大字門真1006番地 松下電子工業株式会社内

大阪府門真市大字門真1006番地

四代 理 人 弁理士 小鍜冶 明 外2名

꺳

1、発明の名称 半導体集體回路發展

2、特許請求の範囲

- ① 半導体のチップを2つ以上複み重ねた多層構 遺を特徴とする半年体集費回路装置。
- ② 碁板上に、半導体のチップ。樹脂の膜に装層 したことを特徴とする請求項①記載の半導体集 我回路较重。
- ② 書板上に、半導体のチップを接着し、前記 チップと喜敬をポンディングした後に、妻面に ハードコート処理を基板上のポンディング部分 を除いて差し、この処理の後に、半導体チップ を育記チップ上に接着し、ポンディングを2番 目のチップと蓄板間で行い、さらに表面をハー ドコート処理し、チップを接着するという方法 で半導体チップを2つ以上機層した構造を特徴 とする請求項囚記載の半導体集積回路装置。
- (4) 半導体チップ上にハードコート処理をした 後、この表面上に金属の存留を設けた構造であ

る請求項の記載の半導体集積回路装置。

3、発明の詳細な説明

産業上の利用分野

本発明は半導体集積回路設置、特にその3次元 の構造に関するものである。

従来の技術

半導体集積回路は通常、基板上に1個叉は数 餌、半等体チップを配置する2次元構造である。

発明が解決しようとする課題

従来の2次元構造の集徴回路装置では、半導体 を多数用いると、機器が大きくなる問題がある。 また半年体と半年体を結ぶ配線の長さによる負荷 等で、後器のスピードが違くなる問題があった。

本発明は、半導体集被団路装置を用いた装置の 小型化と装置の電気的特性の向上を目的とする。

課題を解決するための手段

半導体のチップを蓄板上に2つ以上覆み重ねた 構造にし、基板と1番目のチップとポンディング し、さらに2番目、3番目、n番目のチップと基 板をポンディングすることにより構成される3次

元の半導体集積回路装置である。

作用

多層構造の集積回路装置にすることにより、面 積あたりの集複度が向上し、またチップ間の配線 長が従来より短くなるため、電気特性を向上させ ることができる。

实监例

は金(Au)の襲を示し、これは、Auのほか、 他の金属等電声観であってもよい。

第2回は半導体集後回路の基板を電源電圧又は アースに接換した実施例である。半導体チップ1 は前記の方法と同様にして、基板4上の配線に 接続される。制脂7でハードコートした後に、 Au又は他の金属による導電解11を設け、半 場体チップ2をこの膜上に接着した後に、即は と導電解11とをボンディングする。他の工程 は前記の実施例と同様である。導電解第11を設 けることにより、チップ1と同様にチップの基板 を電源またはアースに接続することができる。

この方法を用いることにより、チップを2個以上後継することができる。

またチップ間の結構長が本発明では数mであるのに対し、通常のパッケージされた集積回路では数ca以上と長い。このため、従来と比較して回路の特性が向上した。

以上の実施例より、本発明の半導体集費回路装置は、半導体チップを装置することができ、高密

度化を図ることができる。

発明の効果


本発明によると、半導体集製図路装置の面積あたりの集積度が向上するため、機器の小型化が図れる。またチップを積層しているため、チップ間の配線距離が短くなるため、機器の電気的スピードのアップを図ることができる。見かけ上、大チップ(30mu以上)を用いた集製図路装置とほぼ間じ効果がある。

4、図面の簡単な説明

第1回,第2回はそれぞれ本発明の各実施例半 等体集積回路装置の断面図である。

代理人の氏名 弁理士 某野童孝 ほか1名

1 2



第 2 13

